Spesifikasi Perangkat Keras Pada Mikroprosesor 8086 dan 8088

BUS TIMING

Sangat penting untuk memahami system bus timing  sebelum memilih memori atau bagian I/O untuk interface ke mikroprosesor 8086 dan 8088. Bagian ini menyediakan kedalam operasi signal bus, pembacaan dan penulisan timing pokok 8086 dan 8088. Juga bahwa kita hanya akan mendiskusikan waktu yang berpengaruh terhadap memori dan interfacing I/O dalam bagian ini.

• Operasi Bus yang Pokok

Fungsi alamat, data, dan control merupakan 3 bus dari 8086 dan 8088, juga merupakan cara yang sama dengan mikroprosesor lain. Perhatikan (Gambar a)

dituliskan ke memori mikroprosessor akan mengeluarkan alamat memori pada bus alamat, dan data dituliskan ke memori pada data bus yang membuat tulisan (WR) ke memori dan I/OM=0 untuk 8088 dan M/IO=1 untuk 8086. Jika dibaca dari memori perhatikan gambar (b)

 

prosesor akan menghasilkan alamat memori pada bus, membuat bacaan signal memori (RD), dan menerima data melalui data bus.

• Timing secara Umum

8068 dan 8088 menggunakan memori I/O dengan periode waktu(BUS CYCLES), yang sama dengan periode system clocking(Pernyataan T). jika dioperasiakm pada 5MHz (frekuensi pokok dua mikroprosesor), maka satu 8068 dan 8088 bus cycles selesai dengan 800ns yang berati mikroprosesor tersebut menyelesaikan tugasnya dengan 1.25jt kali/1 s. Karena queue internal, 8086 dan 8088 mencapai 2.5jt instruksi / 1 s(MIPS secara tiba-tiba. Versi lain yang ada dari mikroprosesor tersebut akan mengoperasikan rata-rata transfer yang tinggi karena frekuensi clock yang lebih tinggi.

T1, ialah selama periode clocking pertama bus cycle. Alamat memori atau lokasi I/O dikirimkan melalui alamat bus dan hubungan alamat atau data bus. (Alamat atau data bus di multiplexedkan ang berisi informasi alamat memori daan berisi data. Juga output selama T1, adalah signal control :ALE, DT/R, IO/M (8088) atau M/IO (8086). IO/M atau M/IO menunjukan apakah alamat bus brisi alamat memori atau nomor perangkat I/O (port).

T2, Selama T2 membuat signal RD /WR, DEN dan dalam hal penulisan yang harus tertulis yang menyebabkan memori atau bagian I/O menunjukan pembacaan atau penulisaan. Signal DEN kembali ke buffer data bus, jika signal tersebut muncul dalam system yang membuat memori dapat menerima data untuk ditulis sehingga mikroprosesor data dapat menerima data yang dibaca dari memori untuk operasi pembacaan. Jika hal ini terjadi untuk menuliskan bus cycle, maka data dikirimkan ke memori melalui data bus.Jika ready dicontohkan dalam bagian akhir T2, Seperti rendah pada waktu ini, T3 merupakan keadaan menunggu TW.

                                                                                                                                                                   

T3. Periode clocking ini disediakan untuk memungkinkan waktu memori memasukan data, jika bus cycles berfungsi sebagai cycles bus pembacaan.

T4. Seluruh signal bus dipasifkan (deactivated) untuk persiapan bus cycle selanjutnya. Waktu menyederhanakan data bus yang menghubungkan data yang dibaca dari memori. Pengiriman sisa signalWR akan mengirimkan data ke memori, yang mengaktifkan dan melakukan penulisan ketika signal WR kembali kelevel logic 1.

• Read Timing

Timing pembacaan 8086 mempunyai 16 bukanya 8 data bus bit. Harus memungkinkan untuk mengidentifikasi sekuruh kejadian utama yang dijelaskan untuk setiap pernyataan T. Item yang paling penting pemnacaan adalah jumlah waktu yang di mungkinkan memori atauI/O untuk membaca data. Mikro prosesor memungkinkan untuk memasukan data untuk operasi pembacaan, oleh sebab itu yang paling penting bahwa memori yang kita pilih dapat sesuai dengan batasan system.diagram timing tidak menyediakan waktu akses memori langsung. Pengganti diperlukan gabungan beberapa waktu sampai untuk waktu akses. Untuk menemukan waktu akses memori dalam diagram tersebut, kita pertama kali harus menumukan di T3 ketika data disampelkan.

Sebenarnya, bagian memori yang dipilih untuk menggabungkan ke 9086 8088 yang dioperasikan pada5MHz harus dapat mengakses data dalam waktu kurang dari 460ns, sebab adanya waktu penundaan yang diperkenalkan oleh alamat decoder dan buffer dalam system. Minimal 30 atau 40ns harus muncul untuk operasi sirkuit tersebut. Oleh karena itu, kecepatan memori harus tidak lebih lambat dari 420ns. Untuk beroperasi dengan benar dngan mikroprosesor 8068 dan 8088.

Faktor timing lainnya yang mungkin mempengaruhi operasi adalah lebar strobe RD. Dalam diagram timing lebar strobe pembacaan diberikan dengan TARLRH. Waktu untuk strobe ini adalah 325ns (rata-rata clock 5MHZ)yang cukup lebar untuk hamper semua bagian memori ya dibuatdengan waktu akses 400ns atau kurang.

• Write Time
  

Gambar (d)

Mengilustrasikan diagram timing penulisan untuk 8088 dan 8086.Perbedaan utama antara timing pembacaan dan penulisan sangat minim. Strobe RD diganti dengan WR, data bus berisi informasi ke memori buan dari memori, dan DT/R meninggalkan logika 1 bukannya logika 0 pada semua bus cycle. Pada Interfacing bagian memori, timing mungkin kritis antara point dimana WR menjadi logika 1 dan ketika dta dipindahkan dari data bus, ini merupakan kasus dimana memori data dituliskan pda sisi (trailing) dari strobe WR. Istilah ini disebut dengan TWHDX atau 88ns jika 8088 dioperasikan dengan clock 5 MHz.Waktu yang ada sangat kurang dari ini, kenyataan 0 ns untuk bagian memori. Lebar dari strobe WR adalah Twlwh atau 340ns dengan clock rata-rata 5MHz. dan sesuai dengan memori yang mempunyai waktu akses dari 400ns.

KEADAAN READY dan WAIT

Pada awal bab disebutkan bahwa input READY meyebabkan waktu tunggu untuk memori yang lambat dan komponen I/O. Keadaan Menunggu(Tw) adalah periode clocking ekstra yang disisipkan antara T2 dan T3 untuk penyebaran bus cycle. Jika pernyataan menunggu disisipkan maka akses ke mempri secara normal 460ns dengan 5MHz clock, disebarkan dengan 1 periode clocking ke 660ns. Pada subbab ini akan berisi tentang diskusi sirkuit sinkronisasi READY yang ada didalam clock GeneratorC828A, menginfokan bagaimana menyisipkan satu atau lebih pernyataan menunggu efektif ke bus cycle,  dan menguji input READY dan waktu sinkronisasi yang diperlukan.

• Input READY

Bagian akhir T2 terdapat contoh input ready, jika bisa diterapkan dalam bagian tengah dari Tw. Jika ready adalah logika 0 pada akhir T2, maka T3 akan ditunda dan Tw disisipkan antara T2 dan T3.Input READY ke 8086 dan 8088 memiliki beberapa syarat timing yang sulit. Pada gambar E

menunjukan ready yang menyebabkan pernyataan tunggu (Tw) lama dengan set up yang diperlukan dan membutuhkan waktu dari system clock. Timing untuk operasi ii dijumpai dengan sirkuit sinkronisasi READY internal dari generator clock 8284A, dan jika digunakan unruk READY ,input RDY (Input ready 8184A) akan muncul pada bagian akhir dari setiap pernyataan T.

• RDY DAN 8284A

RDY adalah input ready yang disinkronisasi pada clock generator 8284A. Diagram timing untuk input ini disediakan dalam gambar F,

 meskipun berbeda dengan timing untuk input READY ke 8086 / 8088 sirkuit 8284A internal menjamin keakuatan sinkronisasi READY yang disediakan pada 8086/8088.Pada gambar E menunjukan struktur dari 8284A. Stengah bagian ke bawah yaitu sirkuit sinkronisasi READY, paling kiri RDY1 dan input AEN1, adalah AND, seperti RDY2 dan input AEN2. Output dari gerbang AND kemudian diberikan operasi OR untuk input ke 1 atau 2 tahap sinkronisasi. Untuk medapatkan logika 1 pada input ke flip-flop RDY1 AND END1, harus aktif atau RDY2 AND END2 harus aktif. Input ASYNC memilih 1 tahap sinkronisasi jika logika 1 dan memilih 2 thsp jiks logika 0. Jika satu tahap diseleksi, maka signal RDY disimpan dari pin READY 8086/8088 hingga sisi negative selanjutnya dari clock. Jika tahap 2 diseleksi, sisi positif pertama dari clock akan menangkap RDY dalam flipflop pertama. Output diberikan ke flipflop kedua sehingga pada sisi negatif berikutnya dari clock, flipflop kedua aKan menangkap RDY.

Pada gambar G

 mengilustrasikan sirkui yang digunakan bilangan pernyataan 8086/8088. Disini serial 8-bit akan mengambil (74LS1640 logika 0 untuk satu atau lebih periode dari clock dar satu ouput Qnya hingga ke RDY1, Input dari 8284A. Dengan ketentuan yang semestinya sirkuit ini dapat menyediakan beberapa jumlah pernyataan menunggu. Perhatikan bagaimana register di tekan tinggi ketika pin RD,WR, dan INTA berlogina semua 1. TIga signal tersebut adalah tinggi hingga pernyataan T2, Sehingga register pengganti akan berganti untuk pertama kali ketika sisi positif dari T2 tiba, Jika satu wait diinginkan , makan output Qb dihubungkan ke OR. Jika 2 wait diinginkan, maka output c dihubungkan dan seterusnya, pada gambar H

 sirkuit tidak membuat pernyataan, jika signal disleks dari piranti logika  , maka piranti ini dipilih kemudian sirkuit ini akan membuat pernyataan meununggu.

Gambar i

ialah diagram timing untuk membuat pernyataan menunggu register pengganti ketika dihubungkan menyisipkan satu pernyataan menunggu, selain itu menilustrasikan isi internal ari flipflop register untuk menunjuan pandangan yang lebih detail tentang operasinya.

MODE MINIMUM dan MODE MAKSIMUM

Ada dua mode operasi untuk mikroprosesor yaitu mode minimum dan maksimum. Mode minimum diperoleh dengan menghubungkan pin pilihan mode MN/MX ke +5 V, dan mode maksimum dipilih dengan menghubungkan ke dasar pin tersebut. Kedua mode tersebut mempunyai struktur control yang berbeda untuk 8068/8088. Mode operasi yang disediakan oleh mode minimum adalah 8085A, dan mikroprosesor yang paling akhir yaitu Intel 8-bit, dimana mode maksimum adalah baru dan unik serta direncanakan digunkana jika coprosesor muncul dalam system.

• Operasi Mode Maksimum

Adalah cara yang paling urah untuk mengoperasikan 8086 dan 8088. Dengan harga yang sedikit lebih mahalkarena semua signal control untuk memori dan I/O dibuat dalam mikroprosesor yang paling akhir. SUsunan ini memungkinkan 8085A peripheral digunakan dengan 8086 dan 8088 tanpa pertimbangan khusus.

• Operasi Mode Maksimum

Berbeda dengan mod minimum dalam hal beberapa signal kontrolnya yang dibuat scara eksternal. Hal ini memerlukan tambahan dai pengontrol bus eksternal. Tidak cukup pin pada 8086/8088 untuk control bus selama mode maksimum karena pin baru dan cirri baru telah diganti beberapa diantaranya. Mode maksimum digunakan hanya jika system berisi coprosesor eksternal seperti coprocessor aritmatika 8087.

• Pengontrol Bus 8288

Sistem 8068/8088 yang dioperasikan dalam mode maksimum harus mempunyai pengontrol bus 8288 untuk menyediakan signal yang dihapus, dengan mode operasi mode maksimum . … Mengilustrasikan diagram block dan penyebaran sirkuit pengontrol bus 8288. Perhatikan bahwa control bus dikembangan oleh sirkuit ini berisi signal terpisah untuk I/O (IORC dan IOWC) dan memori (MRDC dan MWTC). Juga erisi memori tingkat tinggi (AMWC) dan I/O (AIOWC) menuliskan strobe dan signal. INTA, signal tersebut mengganti ALE, WR, IO/M, DT/R, DEN dan INTA, yang hilang ketika 8086 dan 8088 diambil dari moe minimum dan mode maksimum.

 Sumber

http://elearning.gunadarma.ac.id/docmodul/peng.mikroprosesor/bab6-spesifikasi_hardware8086-8088.pdf